Планируется к выпуску:
1. 14-разрядный АЦП 1586ПВ2У
По интерфейсу и схеме включения микросхема аналогична уже выпускаемой 1586ПВ1У.

2. 16-разрядный радиационно-стойкий ЦАП с токовым выходом 1586ПА3У.

3. Микросхемы конвертеров SL -> SPI и SL -> параллельный код на базе радиационно-стойкого БМК.

4. Микросборки в планарном корпусе:
- управляемый источник опорного напряжения Ф039 со встроенным стабилитроном
- АЦПВТ Ф040 на рабочую частоту 400 Гц и 2 кГц

_________________
Существует 2 типа компаний: быстрые и мертвые. (с) Andrew Stephen Grove

А какой у этой микросхемы будет корпус, диапазон питающих напряжений и когда можно будет почитать описание?



А нет возможности упаковать их в корпус Н02.8-1В, чтобы можно было их в ряд близко ставить и при этом они на плате много места не занимали?

Н04.16-1В, выводы на 2 стороны.
Питание 5В ± 10%.
Информацией об описании пока не располагаю.


14 разрядник в корпусе Н04.16-1В, выводы на 2 стороны(4 вывода по остальным сторонам разрешается удалить).
Описание аналогичное 1586ПВ1У, тактовая частота 2-3 МГц, время преобразования + выдача около 110 тактов.
Реализовать SPI на этом же кристалле нет возможности, так что выход по-прежнему по SL.

ЦАП аналог 427ПА2 в корпусе Н16.48-2В.
Интерфейс параллельный. В дальнейшем на базе освоенных технологий можно интерфейс поменять.

_________________
Существует 2 типа компаний: быстрые и мертвые. (с) Andrew Stephen Grove

Появилась какая-нибудь информация по конвертеру SPI/SL ?

Микросхемы SL->SPI на данный момент находятся в производстве. Первые образцы будут через пару недель. Основные моменты микросхемы:
• Длина слова 16 или менее информационных разрядов.
• Выход готовности слова к выдаче.
• Вход MOSI позволяет задать значение «пустых» битов при работе с длиной слова менее 16 разрядов.
• Декодер SL-канала и кодер SPI работают независимо, что позволяет микросхеме одновременно выдавать данные по SPI и получать по SL-каналу.
• Данные, полученные по SL-каналу, будут проигнорированы, если на момент получения оных идет передача по SPI.
• Вход включения контроля четности по SL-каналу.
• Выход ошибок контроля четности по SL-каналу.
• Выход MISO находится в Z-состоянии до тех пор, пока не будет начата передача данных по SPI.

Если интересует что-то конкретное - спрашивайте.

1. Цоколевка корпуса с расписанным назначением контактов, если не сложно, то и УГО
2. Ориентировочная стоимость,
3. Если есть какие-то особенности, то типовая схема включения.
4. Вид приёмки(Только ВП или ВПК/ОТК)

Ну и ещё из характеристик:

1. Предельно-допустимые значения напряжения питания
2. Уровни логических "1" и "0"
3. Максимальная частота сигнала SCLK
4. Максимально допустимая ёмкость на шине SPI и SL

1-2. Не утверждено.
3. Включение элементарное.
4. Только ВП.

Точные характеристики будут изложены в ТУ, кратко: питание 5В, входы SPI Ucc/2 В. Частоты будут известны после измерений реальных образцов, но для работы с нашими изделиями, поддерживающими SL, точно будет достаточно. Токи выходов также будут указаны в ТУ, и будут типичными для нашей технологии, так что можете ориентироваться практически на любую нашу микросхему.

Следующих параметров удалось достичь в процессе проведения ОКР на 16 разрядный ЦАП на данный момент.
Данная микросхема аналог микросборки 427ПА2 и будет выпускаться в корпусе Н16.48-2В.
Интересно, что думают об этом потенциальные потребители?

_________________
Существует 2 типа компаний: быстрые и мертвые. (с) Andrew Stephen Grove